전체 글69 [블로그 추천] Verilog 학습을 위한 UART 모듈 설계 https://dkeemin.com/vivado-uart-%EC%84%A4%EC%A0%95%ED%95%98%EA%B8%B0/ Vivado UART 모듈 설계하기 - DKMINVivado UART 설정하기 프로젝트 입니다. 기존에 설계했던 RTL 모듈을 FPGA 상에서 돌려보고자 할 때 이 포스팅이 유용할 것입니다. 모자란 내용들은 UG 도큐먼트들을 참고해서 공부해 보시는 것을 추dkeemin.com 일반적으로 UART는 ASIC엔 안쓰고, FPGA 검증 할 때 사용함. 왜냐하면 Peripheral인 UART는 serial 통신할 때 쓰기 때문임. vivado에서 생성한 비트스트림을 FPGA보드로 전송할 때 사용. 자주 사용하는 다른 Peripheral로 대표적으로 HDMI가 있음 통상 디버깅 목적으로는.. 2024. 5. 3. IDEC 활용 1. 연구 관련 학회 정보 (for Insight and knowledge)https://www.idec.or.kr/boards/soc_review/list/ 2024. 4. 30. Verilog - Behavioral Model vs Structural Model HDL을 사용하여 하드웨어 설계를 할 때 크게 behavioral model과 structural model이 있다 ShiftReg module은 DFF module을 instancehttps://boaaaang.tistory.com/entry/Behavioral-Model-vs-Structural-Model 2024. 4. 26. 리벨리온 박상현 대표, 아이온, 박사급 인력 (211210 뉴스) 당시 오진옥 CTO ”반도체는 경험없이 개발하면 망칠 확률이 높다“ ”우리 직원들은 반도체 분야에서 다년간 경력을 쌓아왔다“ (Feat. 멋지다.. 근데 맥북도 쓰는구나? Sw엔지니어일듯. Ai반도체톡방서 얘기 나온게 있는데, 맥은 hw할때 쓸일이 없음. 그나저나 오우 사무실이 좀 open되어있네? 그만큼 소통도 많이 하고 서로 개발에 관여를 유기적으로 할 것 같음. 교수님께서 강조하시는 documentation 좀 더 신경쓰고 전달력과 논리, 지식 갖추고. 협업능력 키워보자) (아 그리고 보다 더 전문적이고 고급져지기 위해서 GPT 조금만 지양하고, 신뢰성, 퀄리티 갖춘 paper에 좀 더 의지하고 습관화해보자. 물론 한번씩 필요할때 쓰겠지만, 설계할 때 달고 살면 안된다는 거임.. 승용치킨이 그랬지... 2024. 4. 26. FPGA Bitstream https://hyobin-soc.tistory.com/2 2024. 4. 24. 커리어를 시작할 때, 최소한의 필요 역량 기본적으로 디논, 컴구는 master해야함. SoC잖아? 저 2개는 단연코 전공필필필필필수임. NPU accelator, RISC-V, DSP, interface 등 어떤 알고리즘 대한 설계를 해도 basic한 지식이 결여되어있으면 빛 좋은 개살구일뿐임. 속은 텅텅 빈거지. 입사 후와 커리어를 생각했을 때 성실하게 두고두고 봐줘야하는 부분임. stepbystep 기초 튼튼대표적으로 삼성/현대 JD, 차량, AI 시스템반도체 JD 확인하기주변 대기업 취업한 형들 보면 HW 지원했는데 SW로 transition되는 경우를 많이 봤는데, 내 연구분야인 sensor 신호처리 RTL 설계로 지원했으나 직무 transition 때문에 AI 전용 NPU 설계 2팀으로 갈 경우를 생각/상상 해보자. cnn 설계 같은 .. 2024. 4. 23. 이전 1 2 3 4 ··· 12 다음
