https://dkeemin.com/vivado-uart-%EC%84%A4%EC%A0%95%ED%95%98%EA%B8%B0/
Vivado UART 모듈 설계하기 - DKMIN
Vivado UART 설정하기 프로젝트 입니다. 기존에 설계했던 RTL 모듈을 FPGA 상에서 돌려보고자 할 때 이 포스팅이 유용할 것입니다. 모자란 내용들은 UG 도큐먼트들을 참고해서 공부해 보시는 것을 추
dkeemin.com
일반적으로 UART는 ASIC엔 안쓰고, FPGA 검증 할 때 사용함.
왜냐하면 Peripheral인 UART는 serial 통신할 때 쓰기 때문임.
vivado에서 생성한 비트스트림을 FPGA보드로 전송할 때 사용.
자주 사용하는 다른 Peripheral로 대표적으로 HDMI가 있음
통상 디버깅 목적으로는 UART를 많이 사용하니까 간단하게 3줄 요약하면 아래와 같을겁니다.
1. 설계한 모델에 필요한 데이터를 읽는다.(지정된 어드레스에 접근해서 값을 읽는다.)
2. UART로 그 값을 보내준다.
'시스템반도체공학도를 위한 필수 지침서 > Verilog HDL' 카테고리의 다른 글
| Verilog - Behavioral Model vs Structural Model (0) | 2024.04.26 |
|---|---|
| verilog - 화나는 "port size does not match connection size for port '~' error 발생 시 체크할 것 (0) | 2024.04.23 |
| clock, timescale 관련 (1) | 2024.03.26 |
| Quartus 사용법 (0) | 2024.03.21 |
| mux (0) | 2024.02.22 |
